# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-220615

(43)Date of publication of application: 13.09.1988

(51)Int.CL

H03K 3/286

(21)Application number: 62-054601

(71)Applicant: NEC CORP

(22)Date of filing:

09.03.1987

(72)Inventor: KIMU


KIMURA KATSUHARU

#### (54) FLIP-FLOP CIRCUIT

#### (57)Abstract:

PURPOSE: To lower a power source voltage to ≥1.5V by constituting a flipflop of two differential circuits composed of two pairs of transistor pairs to share a constant current source.

CONSTITUTION: When a clock pulse is inputted from terminals C and -C and the terminal C is High and the terminal -C is LOW, transistors Q1 and Q2 are turned off. At this time, when a terminal D is High and a terminal -D is LOW, a transistor Q3 is turned on and a transistor Q4 is turned off. Next, the clock pulse of the terminals C and -C is inverted, the terminal -C is High and the terminal C is LOW, then, transistors Q3 and Q4 are turned off and transistors Q5 and Q6 are turned off. At such a time, a transistor Q7 is turned on, a transistor Q8 is turned off and the data inputted from terminal D and -D are held. By the above-mentioned action, it is found that the circuit has the function of the flip-flop.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

# 19 日本国特許庁(JP)

①特許出頭公開

# ⑫ 公 開 特 許 公 報 (A)

昭63-220615~

@Int.Cl.4

識別記号

庁内整理番号

@公開 昭和63年(1988)9月13日

H 03 K 3/286

F-8626-5J

審査請求 未請求 発明の数 1 (全5頁)

の発明の名称

の出願人

フリップフロップ回路

日本電気株式会社

②特 願 昭62-54601

**纽出 願 昭62(1987)3月9日** 

⑩発 明 者 木 村 克 治

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

②代理人 弁理士内原 晋

明 細 書

I. 発明の名称

フリップフロップ回路

### 2. 特許請求の範囲

1 定電流像を共有する2対のトランジスタ外的を 方成る差動回路を2個有し、第1の登動回路を2個有し、第1の心の 構成する第1のトランジスタ対のペポースタ対の共通に接続され、第2の差動回路をおれたべき動いを を被され、第2の共通に接続されたを を第1の入力対を構成し、第1のペース対 を第1の入力対を構成し、第1のペース対 を第2のトランジスタ対の出出の 構成する第2のトランジスタ対の を構成し、3対の出出のトランジスタが を第2の入力対とを が成し、3対の出出のトランジスタが を第2の入力対となる とを 第2の、第2のペース対とは を第2のペース対とは を第2のペース対とは を第2のペース対とは を第2のペース対とは を第2のペース対とは を第2のペース対とは を第2のペース対と を第2のペースが を第2のペーな を第2のペースが を第2のペースが を第2のペースが を第2のペースが を第2のペーな を第2のペー

2 請求範囲1の少なくとも一方の定量視察につ

## 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明はフリップフロップ回路に関し、特に ECL型フリップフロップ回路に関する。

〔従来の技術〕

従来、との橋のフリップフロップ回路は第5図 に示すような回路構成になっていた。

( 発明が解決しようとする問題点 )

上述した従来のフリップフロップ回路は、トランジスタを2段重ねているので電源電圧を1.5 V 以下には下げられないという欠点がある。

(問題点を解決するための手段)

本発明のフリップフロップ回路は、ペースが共 通接続された第1のトランジスタ対とペースが共 通接続された第3のトランジスタ対と第2のトラ ンジスタ対のコレクタ対と互いにコレクタ対が共 通接続され、ペースが互いに対のトランジスタの

- 1 -

コレクタに扱続される第4のトランジスタ対と第 1および第2のトランジスタ対が共有する第1の 定電流限と第3および第4のトランジスタ対が共 有する第2の定電流派を有している。

#### ( 实施例 )

次に、本発明について図面を参照して説明する。 第1回は本発明請求範囲1の一段施例を示す回 路図である。端子C、でよりクロックパルスが入 力され、端子CがHigh、端子でがLOWときを端子 トランジスタQ1,Q2はオフする。このとき端子 DがHigh、端子でがLOWとようンジスタ Q3はオンし、トランジスタQ4はオフする。 なわち出力端子Q、QはQがHigh、QがLOWと なる。次に端子C、でのクロックパルスが反転し て端子CがHigh、端子でかLOWとなるとトラン ジスタQ1,Q2はオンし、トランジスタQ3,Q4 はオフし、トランジスタQ5,Q6はオフする。こ のとをにトランジスタQ7はオンし、トランジスタQ8はオフとなり、端子D、Dから入力された データが保持される。

**- 3 -**

タQ3のコレクタがHigh、トランジスタQ4のコレクタがLOWとなっているとする。

次の瞬間入力のクロックパルスが反転して端子でがHigh、端子CがLOWになると、トランジスタQ5、Q6、Q9、Q10がオフ、トランジスタQ1、Q2、Q13、Q14がオンし、トランジスタQ3、Q4;Q15、Q16がオフ、Q8、Q12がオンし、データが保持される。とのときに端子QはLOW、出力端子QはHighである。

次に入力のクロックパルスが再び反転して懶子 Cか High、端子でがLOWになると、トランジス タQ1、Q2;Q13、Q14はオフし、トランジスタ Q5、Q6;Q9、Q10 はオン、トランジスタQ3 はON、トランジスタQ4はオフ、トランジスタ Q16はオン、トランジスタQ15はオフし、デ ータは保持される。

次に入力クロックパルスが反転して端子Cが LOW、端子CがHighにたるとトランジスタQ5。 Q6;Q9,Q10がオフ、トランジスタQ1,Q2; Q13,Q14がオン、トランジスタQ3,Q4;Q15, 以上の動作によりフリップフロップの機能を持つことがわかる。

第2図は本発明の他の実施例を示す回路図であ り、リセット機能付のフリップフロップの例を示 してある。

第2図において、幾子凡がLOWのときにはトランジスタQ9、Q10はオフしているので回路動作は第1図に示す回路と同一になる。一方、幾子凡がHighのときにはトランジスタQ9、Q10がオンするので出力増子QはHigh出力端子QはLOWとなり、リセット状態となる。

第3 図は本発明簡求範囲 1 の応用例を示す回路 図であり、第1 図に示すフリップフロップを 2 段 接続した T型フリップフロップ回路で構成される 2 分別回路例を示す。

第3図において、端子C、Cよりクロックバルスが入力され、端子CがHigh、端子CがLOWとするとトランジスタQ1,Q2;Q13,Q14はオフする。このときにQ3又はQ4,Q15又はQ16がオンレ、データを決定する。このときトランジス

- 1 -

Q16がオフ、トランジスタQ7、Q11がオン、トランジスタQ8、Q12はオフし、データは反転する。とのとき出力端子QはHigh、出力端子QはLOWである。

次に入力クロックパルスが反転して端子 C が Hiph、端子 C が L O W になると、トランジスタ Q1、Q2;Q13、Q14はオフ、トランジスタ Q5、Q6;Q9、Q10 はオン、トランジスタQ4は O N、トランジスタQ3はオフ、トランジスタ Q15はオン、トランジスタQ16はオフレ、データは保持される。

以下、順次入力クロックパルスが反転を繰り返す毎に出力データは反転と保持を繰り返す。すなわち出力データは入力クロックパルスに対して2 倍の周期のパルスとなり、2分周回路となっていることがわかる。

類4図は本発明の応用例を示す回路図であり、 切替機能付の2分周回路である。

第4図は第3図にトランジスタQ17, Q23と 制御端子Sを追加し、更にトランジスタQ1, Q2

**- 6 -**

から成る差動増幅器を追加し、定電流源を具体的 にトランジスタ Q9, Q14, Q20, Q26で構成し 大回路である。

今、制御端子8がLOWのときにはトランジスタQ17、Q23はオフとなるので、回路動作は第3 図に示す回路と同一となり、2分周回路となる。

一方、制御婦子 S が Highのときを考える。

今、トランジスタQ18, Q19, Q24, Q25のエミッタサイズを8oとし、トランジスタQ17. Q23のエミッタサイズをm8oとし、トランジスタQ15, Q16, Q21, Q22のエミッタサイズをn8oとする。

ととで m≫1, 2n≫1 かつ 2n≫mとすれば入力端子CがHigh、入力端子でがLOWのときにトランジスタQ15, Q16がオン、トランジスタQ21, Q22がオフ、かつトランジスタQ17、トランジスタQ18, Q19がオフ、トランジスタQ27、Q25がオフとみなして良い。従ってとのときに出力端子QはHigh、出力端子QはLOWとなる。

- 7 -

図は本発明請求範囲 2 の一実施例を示す回路図、 第 3 図は本発明請求範囲 1 の一実施例を示す回路 図、第 4 図は本発明の一実施例を示す回路図、第 5 図は従来回路である。

Q1~Q25……トランジスタ。

代班人 弁理士 内 原



次に、入力増子でがLOW、入力増子でがHigh のときにトランジスタQ15、Q16がオフ、トランジスタQ21、Q22がオン、かつトランジスタQ17がオン、トランジスタQ18、Q19がオフ、トランジスタQ23、トランジスタQ24、Q25がオフとみなして良い。従ってこのときに出力増子ではLOW、出力増子QはHighとカり、分周動作を止める。

ここで第4図の回路図からもわかるよりにグランドと電源間に模型接続しているトランジスタは 2個であることより、電源電圧が1.5 V以下でも 実現可能である。


#### 〔発明の効果〕

以上説明したように、本発明は定電旅頭を共有 する2対のトランジスタ対から成る2個の姿動回 路でフリップフロップを構成することにより低電 圧化できる効果がある。

#### 4. 図面の簡単な説明


第1図は本発明請求範囲1を示す回路図、第2

- 8 -




1 ····· 電孫 R1,R2 ··· 抵抗 01~08 ··· トナンジスタ Jo ···· 定電流深

第 1 四




RI.R2…抵抗 BInQ10…17%39 Io…在電流強

第 2 図



/… 電 環 R1~R3…抵抗 O1~Q1,…トランジスタ Jo…皮電流源

**茅 3 図** 



1…電源 R1八R7…抵抗 O1ハ026…1ランジスタ

**茅 4 図** 

